上海房产网 > 上海房产问答 > 请教,Verilog hdl语言如何使数组占用ram,而不占用逻辑资源

请教,Verilog hdl语言如何使数组占用ram,而不占用逻辑资源

全部1个回答

  • 头像
    * 热心网友

    在程序中定义了一个 reg [15:0] Moter_ram [31:0]; 可是这个数组总是占用逻辑单元

共 1 条 上一页 1 下一页 >

相关问题

免责声明:本站问答频道内容均来源于互联网用户,本站对其内容不负责任,如有版权或其他问题可以联系本站编辑删除信息。